convertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)

2.Scope di applicazione di convertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)

servocomando militare sistema; antenna monitoraggio; controllo radar sistema; sistema di navigazione per navi navali; controllo del cannone sistema; strumento di volo sistema; aviation electronic system; controllo numerico computerizzato (CNC) macchina; robot tecnologia.

3.Generale diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)

HSDC / HRDC1459 serie sincro / resolver-digitale converter è un dispositivo di conversione ibrido integrato per l'inseguimento continuo progettato sul principio del modello ii servo. Questo i prodotti della serie sono progettati e realizzati da MCM processo, gli elementi centrali adottano speciali chip sviluppati indipendentemente dal nostro istituto. Il la disposizione dei pin è compatibile con SDC14560 prodotti della serie di american ddc company, 16-bit uscita latch dati in codice binario naturale parallelo, 36 righe immergere un pacchetto di metallo totalmente sigillato, presenta i vantaggi di alta precisione, piccolo volume, basso consumo energetico, leggerezza e alta affidabilità ecc., E può essere ampiamente utilizzato in importanti armi strategiche e tattiche come aerei, navi militari, cannoni, missili, radar, carro armato, ecc.

4.Elettrico prestazioni (Tabella 1, tabella 2) diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)

tabella 1 condizioni nominali e condizioni operative consigliate

Nota: * indica che può essere personalizzato come per utente requisito.

tabella 2 caratteristiche elettriche

5.Step risposta diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)
Quando un passo o accensione iniziale accade nel segnale di ingresso, la risposta sarà inibita a causa della limitazione della massima velocità di inseguimento. Il il processo di oscillazione dell'angolo digitale di uscita è mostrato in Fig. 2:

6.Operativo principio (Fig. 3) diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)

Questi due segnali e l'angolo digitale φ del contatore reversibile interno vengono moltiplicati nel moltiplicatore delle funzioni seno e coseno e vengono trattati:
KE0sin (ωt + α) (sinθ cosϕ-cosθ sinϕ), cioè KE0sin (ωt + α) sin (θ-ϕ)
Il i segnali vengono inviati all'oscillatore controllato in tensione dopo l'amplificazione, la discriminazione di fase e il filtraggio dell'integrazione, se θ-φ ≠ 0, l'oscillatore controllato in tensione emetterà gli impulsi e il contatore reversibile conta, fino a θ-φ diventa zero entro la precisione del convertitore, durante questo processo, la conversione tiene traccia del cambiamento dell'angolo di input per tutto il tempo
lettura metodo:
sono disponibili i seguenti due metodi per il trasferimento dei dati:

(1) inibire metodo:
dopo 640ns di logica bassa, i dati di uscita sono validi e il convertitore realizza il trasferimento dei dati attraverso e . dopo che l'inibizione è stata rilasciata, il sistema genererà automaticamente un impulso con larghezza pari all'impulso di occupato per aggiornamento dati.


Fig.4 sequenza temporale del trasferimento dei dati

(Nota: secondo GJB / Z299B-98, condizioni del terreno buone previste)
tabella 3 pin designazione

inferiore 8 bit ingresso di segnale abilitato per cifra, questo pin è il pin di ingresso logico del controllo del data gating, la sua funzione è di eseguire three-state controllo esternamente in basso 8 bit dati di uscita del convertitore. il livello basso è valido, il più basso 8 bit i dati di uscita del convertitore occupano i dati bus; ad alto livello, il pin inferiore 8 bit i dati di uscita sono in stato ad alta resistenza e il dispositivo non occupa il bus. dati il tempo di ritardo di abilitazione e rilascio è 600ns (max).
superiore 8 bit ingresso di segnale abilitato per cifra, questo pin è il pin di ingresso logico del controllo del data gating, la sua funzione è di eseguire three-state controllo esternamente sul più alto 8 bit dati di uscita del convertitore . il livello basso è valido, il più alto 8 bit i dati di uscita del convertitore occupano i dati bus; ad alto livello, il pin di 8 bit i dati di uscita sono in uno stato ad alta resistenza e il dispositivo non occupa il bus. dati il tempo di ritardo di abilitazione e rilascio è 600ns (max).
inibisce l'ingresso del segnale statico, questo pin è il pin di ingresso della logica di controllo, la sua funzione è di inviare dati esternamente al convertitore per realizzare latch o bypass opzionale control. ad alto livello, i dati di uscita del convertitore emettono direttamente senza latching; a livello basso, i dati di uscita del convertitore sono bloccati, i dati non vengono aggiornati, ma il loop interno non viene interrotto e l'inseguimento è sempre operativo, l'inibizione ha collegato una resistenza di pull-up internamente. dopo 600ns (max) ritardo del fronte discendente del segnale statico, i dati diventano stabili (se il dispositivo occupa il bus dati, cioè quando emette i dati dipende dallo stato di e ).
CB "Occupato" uscita del segnale, questo il segnale indica se l'output del codice binario del convertitore è valido o no Quando il cambio di angolo in ingresso raggiunge 0,33 minuto angolare, CB end emette un impulso positivo con una larghezza di 400ns (tipica). Quando CB è ad alto livello, indica che il convertitore sta effettuando la conversione dei dati, l'uscita dei dati a questo l'ora è non valida; dopo 600ns (max) ritardo del bordo discendente di CB segnale, i dati diventano stabili e l'uscita dati aggiornata a questo l'ora è valida.
bit di rilevamento guasti bit di uscita, il livello alto indica il normale funzionamento del convertitore, nel caso in cui il cavo del segnale sia rotto o il convertitore non riesca a seguire normalmente, this bit cambia in basso livello da alto livello.
RIPCLK zero bit ingresso del segnale, quando i dati in uscita aumentano a tutti “0” da tutti “1” o decremento da tutti “1” da tutto “0”, un impulso positivo con una larghezza di 200us è output.
VL, + VS, -VS terminale di ingresso di alimentazione

GND filo di terra in ingresso terminaleRiferimento i segnali sono collegati a RHi e RLo. nel caso del sincronismo, i segnali sono collegati a S1, S2 e S3 come per le seguenti convenzioni.

Note:

• tensione pin deve non superare 20 % di valore nominale
• Il tensione di alimentazione deve non superare il intervallo.
• non collegare il riferimento RHi e RLo ad altri pin.
• Per l'alimentatore collegato a + VS e -VS pin, la sua tensione deve essere ± 15 V e deve non essere connesso al contrario. Il alimentazione logica digitale VL è collegato a + 5V. tra l'alimentazione e la terra, 0.1µF capacità ceramica e 6.8µF capacità elettrolitica deve essere collegato in parallelo.
• i segnali di riferimento sono collegati a RHi e RLo. nel caso del sincronismo, i segnali sono collegati a S1, S2 e S3 come per le seguenti convenzioni.

• nel caso del resolver i segnali sono collegati a S1, S2, S3 e S4 come per le seguenti convenzioni:

perni di CB, deve essere tutti collegati come descritto per il trasferimento dati di cui sopra.

9. tabella dei valori di peso (Tabella 4) diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)

tabella 4 tabella dei valori di peso

10. schema di collegamento per applicazione tipica (Fig. 7) diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)	11. specifiche del pacchetto (unità: mm) (Fig. 8, tabella 5) diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)
Fig. 7 schema di collegamento per applicazione tipica	Fig.8 vista esterna e dimensioni della confezione

tabella 5 materiali della cassa

Astuccio modello	intestazione	placcatura dell'intestazione	copertina	placcatura di copertura	pin Materiale	placcatura pin	stile di tenuta	Appunti
UP4820-36A	4J42	ni placcatura	4J42	ni chimica placcatura	4J42	au placcatura	abbinato foca	intestazione più tre solide perle di vetro

12. codice numerazione pezzo (Fig. 9) diconvertitori da sincro a digitale o Resolver convertitori digitali (HSDC / HRDC1459 Serie)

Fig.9 chiave di numerazione delle parti

Nota: quando la tensione di segnale e la tensione di riferimento di cui sopra (Z) sono non standard, loro deve essere dato come segue:

(es. tensione di riferimento 5V e tensione del segnale 3V sono espressi come -5 / 3)

applicazione note:
fornire l'alimentazione correttamente, su all'accensione, assicurarsi di collegare correttamente i poli positivo e negativo dell'alimentatore per paura di burnout.
Su insieme, la parte inferiore del prodotto deve aderire strettamente al circuito stampato in modo da evitare danni ai pin e antiurto fornitura deve essere aggiunto, se necessario.
non piegare i pinout per impedire l'isolante da rottura, quale influisce sulla proprietà di tenuta